12月9日消息，如何继续缩小晶体管、推动先进制程工艺，是当下半导体行业集体都在努力的事情，其中一大关键就是寻找新的、更理想的晶体管材料。
2025年度的IEEE国际电子器件会议(IEDM)上，Intel、Intel Foundry的团队就展示了三种前景光明的MIM堆叠材料，分别是：铁电铪锆氧化物(HZO)、氧化钛(TiO)、钛酸锶(STO)。
其中，后两者都属于超高K材料。
它们都是用于片上去耦电容的金属-绝缘体-金属(MIM)，这次突破性的进展有望解决先进工艺中的一个关键挑战，也就是在晶体管不断缩小的同时，保持稳定的供电。
三种新材料都可以应用在深槽电容结构中，并且与标准的芯片后端制造工艺兼容，也就是能直接用于现有产品线。
它们可以大幅度提升平面电容值，能做到每平方微米60-98飞法拉（fF/μm2），同时可靠性十分卓越，漏电水平比业界目标低了足足1000倍——严格来说是降低到1/1000。
同时，它们不会牺牲可靠性指标，包括电容漂移、击穿电压。
